Ao projetar equipamentos críticos para a segurança, a segurança funcional é muito importante. SpeedSys ODS O SpeedSys é um sistema de detecção de sobre-velocidade que exemplifica uma abordagem moderna para obter segurança sem comprometer a disponibilidade do sistema. Ao contrário de muitos sistemas de detecção de sobre-velocidade, o SpeedSys não depende de um gerador de frequência integrado para testes de prova. Este artigo explica por quê.
Teste de prova e segurança funcional
Os sistemas de segurança recebem um Nível de Integridade de Segurança (SIL) com base em sua confiabilidade. O SIL é determinado pelo cálculo da probabilidade de falha sob demanda (PFD), ou seja, a chance de o sistema não responder corretamente quando deveria. Com o tempo, a PFD aumenta à medida que os componentes elétricos envelhecem e se desgastam. A maneira mais confiável de garantir a funcionalidade contínua é por meio de testes de prova. A frequência desses testes de prova depende da confiabilidade dos componentes individuais.
Sistemas de detecção de sobre-velocidade e geradores de frequência integrados
Os sistemas de detecção de sobre-velocidade mais antigos geralmente não foram projetados para serem classificados como SIL durante seu desenvolvimento inicial. Muitos desses sistemas obtiveram a certificação SIL em um estágio posterior por meio de um processo comprovado em uso, o que exigiu a coleta de dados de confiabilidade suficientes. Para garantir que esses sistemas funcionassem durante eventos de sobre-velocidade, eram necessários testes de prova frequentes.
Dada a impraticabilidade do teste de prova manual em tais intervalos, esses sistemas foram reprojetados para incluir geradores de frequência integrados. Esses geradores interromperam automaticamente os canais de medição, um a um, e confirmaram seu funcionamento adequado. Essa abordagem tem uma desvantagem: enquanto um canal está sendo testado, a disponibilidade do sistema é comprometida, pois ele muda temporariamente de configurações de redundância mais alta (por exemplo, 2oo2, 2oo3) para configurações de redundância mais baixa (por exemplo, 1oo1, 1oo2), o que representa uma ameaça temporária à segurança da máquina.
Para sistemas mais antigos, ter um gerador de frequência integrado é a melhor opção possível para testes de prova. É uma troca causada pela necessidade de testes de comprovação de alta frequência. Por esse motivo, até mesmo o padrão API 670 incluiu a essência de ter um gerador de frequência integrado para sistemas de detecção de sobre-velocidade.
Leia mais sobre a diferença entre SIL by design e comprovado em uso »
SpeedSys ODS
O SpeedSys foi projetado para atender aos requisitos SIL sem a necessidade de um gerador de frequência integrado, incorporando verificações de diagnóstico contínuas e verificações internas. Em outras palavras: O SpeedSys não precisa mais de um gerador de frequência integrado para corrigir a impraticabilidade de testes manuais frequentes, pois, devido à sua certificação por projeto e não por uso comprovado, ele não precisa mais de testes manuais frequentes.
Esse sistema executa continuamente testes internos de segurança enquanto o dispositivo está em operação, eliminando a necessidade de interromper os canais de medição. Essas verificações são integradas ao projeto e incluem recursos como:
Duotec™: Um conceito proprietário de processamento de sinal redundante que verifica discrepâncias entre dois canais.
Verificações de hardware: Sequências avançadas de autoverificação para verificar todos os componentes críticos do circuito, garantindo a integridade operacional.
Devido ao autoteste contínuo, o SpeedSys tem um intervalo de teste de prova excepcionalmente longo, de 10 anos ou mais. Em condições ideais de temperatura, ele pode chegar até mesmo a 20 anos, correspondendo à vida útil do produto. Esse longo intervalo oferece aos usuários a flexibilidade de programar testes de prova durante a manutenção programada, reduzindo as interrupções operacionais.
Teste manual para equipamentos de rejeitos
Embora o SpeedSys não necessite de um gerador de frequência integrado para testes de prova, ele suporta testes manuais para equipamentos de cauda que exigem testes mais frequentes. O sistema usa uma entrada binária para acionar a switch de relé para acionar o teste de prova do equipamento de rejeitos e uma saída binária de coletor aberto para sinalizar eventos de alarme ou erro. Essa configuração garante que os testes sejam iniciados somente em condições seguras e de baixa demanda, evitando desligamentos acidentais devido à sobreposição de testes ou alarmes em andamento.
Medição do feedback do elemento final (FEF)
Para os usuários que precisam medir o tempo de resposta de todo o sistema de proteção, o SpeedSys suporta o teste de feedback do elemento final (FEF). Usando a entrada binária, o sistema pode testar a cadeia de disparo, incluindo elementos finais como válvulas, sem interromper as operações da máquina. Por exemplo, um sistema de votante quádruplo pode testar várias válvulas simultaneamente, enquanto o DCS ou o PLC rastreia os tempos de resposta, garantindo a operação contínua durante o teste.
O SpeedSys demonstra que os sistemas de segurança modernos não precisam de geradores de frequência incorporados para garantir a confiabilidade. Ao utilizar autoverificações contínuas e recursos avançados de diagnóstico, o SpeedSys mantém a integridade do sistema sem interromper os canais de medição. Esse design não apenas estende o intervalo de teste de prova, mas também aumenta a disponibilidade do sistema, oferecendo vantagens significativas em relação aos sistemas mais antigos.
